在超越摩爾時(shí)代的產(chǎn)業(yè)背景下，高密度封裝技術(shù)正逐步主導(dǎo)晶圓制造的發(fā)展范式。隨著半導(dǎo)體工藝逼近物理極限（英特爾CEO帕特·基辛格指出，摩爾定律演進(jìn)周期已延長(zhǎng)至三年左右），該技術(shù)通過(guò)重構(gòu)芯片間互連架構(gòu)，于系統(tǒng)層級(jí)實(shí)現(xiàn)了算力密度躍升、能耗效率優(yōu)化及集成規(guī)模突破，成為延續(xù)芯片性能增長(zhǎng)曲線的核心路徑。

表1.先進(jìn)制程的工藝指標(biāo)

數(shù)據(jù)來(lái)源：IRDS，先進(jìn)計(jì)算推進(jìn)工作組專(zhuān)家咨詢(xún)委員會(huì)和中國(guó)信息通信研究院，財(cái)通證券研究所

在芯片性能需求持續(xù)升級(jí)的背景下，高密度封裝技術(shù)正加速滲透半導(dǎo)體產(chǎn)業(yè)鏈。其核心驅(qū)動(dòng)力體現(xiàn)在：

技術(shù)維度：晶體管數(shù)量增加（與芯片面積呈正相關(guān)）仍是性能提升的主要路徑，但前道制程面臨雙重制約—光刻掩模版尺寸的物理極限（通常≤858mm2）以及芯片良率隨面積擴(kuò)大呈指數(shù)級(jí)下降的趨勢(shì)。在此背景下，先進(jìn)封裝通過(guò)超越平面集成限制（如2.5D硅中介層、3D-TSV堆疊）成為延續(xù)摩爾定律的關(guān)鍵路徑。特別對(duì)于中國(guó)大陸半導(dǎo)體產(chǎn)業(yè)，在美日荷設(shè)備出口管制強(qiáng)化下，7nm及以下先進(jìn)制程產(chǎn)業(yè)化受阻，高密度集成工藝（如Chiplet異構(gòu)集成）正成為突破技術(shù)封鎖的戰(zhàn)略替代方案。

成本維度：隨著制程節(jié)點(diǎn)向5nm及以下演進(jìn)，單顆芯片設(shè)計(jì)成本激增至5.42億美元（16nm節(jié)點(diǎn)僅1.06億美元）。Chiplet技術(shù)通過(guò)將大尺寸SoC解構(gòu)為模塊化芯粒，采用差異化工藝節(jié)點(diǎn)獨(dú)立制造（如計(jì)算單元用5nm、I/O單元用14nm），再通過(guò)先進(jìn)封裝實(shí)現(xiàn)系統(tǒng)集成。該模式使設(shè)計(jì)成本降低40%，良率提升20%，并縮短開(kāi)發(fā)周期50%以上，顯著優(yōu)化全生命周期經(jīng)濟(jì)效益

縱觀芯片封裝發(fā)展歷史，微型化、集成化為行業(yè)發(fā)展大趨勢(shì)?，F(xiàn)階段也正逐步向FC、WLP、2D/3D等先進(jìn)封裝工藝迭代。如下圖所示：

圖1 芯片封裝逐步向傳統(tǒng)封裝，向FC、WLP、2.5D/3D等先進(jìn)封裝工藝迭代

圖2 FC、WLP、2.5D/3D等先進(jìn)封裝工藝技術(shù)對(duì)比

一、先進(jìn)封裝工藝介紹

Bump，RDL，TSV，Wafer為先進(jìn)封裝的四要素，具備任意一個(gè)均可以被稱(chēng)為先進(jìn)封裝。Bump（金屬凸點(diǎn)）承擔(dān)界面互連與應(yīng)力緩沖的雙重功能，RDL（重布線層）實(shí)現(xiàn)XY平面電氣路徑的拓?fù)渲貥?gòu)，TSV（硅通孔）則完成Z軸方向的垂直互連集成，而Wafer（晶圓）作為集成電路基礎(chǔ)載體，同時(shí)為RDL和TSV提供介質(zhì)支撐與工藝平臺(tái)。為適應(yīng)高密度集成與微型化需求，技術(shù)發(fā)展呈現(xiàn)以下趨勢(shì)：Bump尺寸與節(jié)距持續(xù)微縮至10μm以下，并逐步被Hybrid Bonding（混合鍵合）替代——該技術(shù)通過(guò)Cu-Cu原子擴(kuò)散實(shí)現(xiàn)無(wú)凸點(diǎn)直接鍵合，消除界面物理障礙；RDL線寬/線間距（L/S）向亞微米級(jí)（<1μm）演進(jìn)，支撐更高布線密度；晶圓尺寸向12英寸主流化發(fā)展（占比突破85%），提升單晶圓產(chǎn)出效率；TSV縱深比提升至10:1以上，通孔直徑與節(jié)距同步縮小至微米量級(jí)，優(yōu)化垂直互連效能。

圖3 Bump 和 RDL 的發(fā)展趨勢(shì)

1.1 凸點(diǎn)（Bump）：先進(jìn)封裝演化的基礎(chǔ)

在先進(jìn)封裝技術(shù)體系中，凸點(diǎn)指通過(guò)定向制備工藝在芯片表面形成的導(dǎo)電性突起結(jié)構(gòu)，直接或間接連接芯片電極。其核心功能是在倒裝芯片鍵合中替代傳統(tǒng)引線，實(shí)現(xiàn)芯片有源面向下與基板布線層的三維互連，同時(shí)承擔(dān)電氣互聯(lián)、熱管理傳導(dǎo)及機(jī)械應(yīng)力支撐三重作用。該技術(shù)源于IBM于1960年代研發(fā)的"可控坍塌芯片連接"（C4）方案，至今仍是球柵陣列封裝（BGA）、芯片尺寸封裝（CSP）及倒裝芯片封裝（FCP）等中高端封裝技術(shù)的核心，支撐著高密度面積陣列互連的實(shí)現(xiàn)。

圖4 凸點(diǎn)在先進(jìn)封裝中的使用

在凸點(diǎn)制造技術(shù)體系中，電鍍法因其工藝成熟度成為主流方案，其技術(shù)路徑可分為兩類(lèi)：預(yù)成型焊球置入法（如植球技術(shù)），通過(guò)精密設(shè)備將預(yù)制焊球定位鍵合至基板；直接成形工藝（以電鍍法為代表），在晶圓表面直接構(gòu)筑凸點(diǎn)陣列。電鍍工藝憑借高度一致性及與IC/MEMS工藝的兼容性，支持多規(guī)格芯片的各類(lèi)金屬凸點(diǎn)（銅柱凸點(diǎn)、焊料凸點(diǎn)等）量產(chǎn)化制造。然而該技術(shù)需通過(guò)精確調(diào)控電鍍液組分濃度（如Sn2?/Ag?離子比例）實(shí)現(xiàn)合金成分控制，且存在多工序復(fù)雜性——需在維持凸點(diǎn)結(jié)構(gòu)狀態(tài)下完成種子層刻蝕與阻擋層去除。

圖4 電鍍凸點(diǎn)工藝的流程

在芯片特征尺寸持續(xù)微縮及SoC/多芯片異構(gòu)集成技術(shù)驅(qū)動(dòng)下，I/O互連密度的提升推動(dòng)凸點(diǎn)節(jié)距向亞50μm級(jí)別演進(jìn)。盡管無(wú)鉛焊料（如SAC305）微凸點(diǎn)制備工藝已相對(duì)成熟，但當(dāng)凸點(diǎn)直徑<20μm、節(jié)距<40μm時(shí)，焊料體積的急劇縮減將引發(fā)多重可靠性風(fēng)險(xiǎn)：界面金屬間化合物（IMC）增厚速率提升300%（直徑從20μm降至6μm時(shí)IMC生長(zhǎng)速率從0.45增至0.58μm/min）；熱循環(huán)應(yīng)力下因CTE失配導(dǎo)致的疲勞裂紋擴(kuò)展速度加快；跌落沖擊中IMC脆性斷裂概率上升。這些效應(yīng)源于焊料微縮后表面擴(kuò)散主導(dǎo)原子遷移，以及柯肯達(dá)爾孔洞（Kirkendall void）在薄層界面的加速形成。因此，焊料凸點(diǎn)主要適用于節(jié)距>100μm的中低密度場(chǎng)景。而銅柱凸點(diǎn)（Cu Pillar Bump）憑借其超高電導(dǎo)率（5.96×10? S/m）、抗電遷移能力（耐受電流密度>101? A/m2）及結(jié)構(gòu)穩(wěn)定性（剪切強(qiáng)度>15MPa），成為節(jié)距<50μm的高密度封裝主導(dǎo)方案，支撐2.5D/3D IC和Chiplet集成的互連需求。

圖5 倒裝焊料凸點(diǎn)和銅柱凸點(diǎn)的結(jié)構(gòu)

混合鍵合（Hybrid Bonding）通過(guò)單次鍵合工藝同步實(shí)現(xiàn)介電層（如SiO?/SiCN）與金屬層（Cu）的原子級(jí)互連，其核心機(jī)理為：介電層間通過(guò)范德華力鍵合提供機(jī)械支撐與電氣隔離（鍵合能＞2.5 J/m2），金屬Cu焊盤(pán)在熱膨脹效應(yīng)驅(qū)動(dòng)下擠壓擴(kuò)散形成共價(jià)鍵（退火溫度300–400°C），從而消除傳統(tǒng)凸點(diǎn)（Bump）或引線，實(shí)現(xiàn)芯片垂直互連。該技術(shù)已適配倒裝芯片（Flip Chip）、3D IC及晶圓級(jí)封裝場(chǎng)景，具備三重優(yōu)勢(shì)：超高密度互連：互連節(jié)距突破至亞微米級(jí)（＜1μm），I/O密度提升5–10倍，支撐HBM等高性能芯片集成；工藝簡(jiǎn)化：介電材料直接替代底部填充劑（Underfill），降低封裝成本15–20%；結(jié)構(gòu)微型化：消除凸點(diǎn)使芯片厚度減少30%以上，熱阻降低40%。當(dāng)前Cu-Cu混合鍵合存在三類(lèi)技術(shù)路徑：晶圓到晶圓（W2W）：成熟應(yīng)用于CMOS圖像傳感器（如索尼IMX260），通過(guò)同步鍵合整片晶圓實(shí)現(xiàn)＞99%良率，成為HBM量產(chǎn)核心方案；芯片到晶圓（D2W/C2W）：支持異構(gòu)芯片（如InP HBT與Si CMOS）的尺寸/工藝差異化集成，通過(guò)等離子體活化與精準(zhǔn)貼裝（精度＜10nm）實(shí)現(xiàn)靈活異構(gòu)集成，為AI芯片堆疊關(guān)鍵方向；晶圓級(jí)自組裝：結(jié)合流體動(dòng)力學(xué)實(shí)現(xiàn)多芯片并行鍵合，提升D2W效率3倍以上，處于產(chǎn)業(yè)化驗(yàn)證階段。

圖6 凸點(diǎn)鍵合和混合鍵合流程

1.2重布線（RDL）：延伸出晶圓級(jí)封裝

RDL（Re-distributed layer）在晶圓表面沉積形成金屬層和相應(yīng)的介質(zhì)層，并形成金屬布線。對(duì)于傳統(tǒng)封裝方式，輸入/輸出（I/O）端口通常位于芯片邊緣。在采用倒裝芯片（Flip Chip）技術(shù)時(shí)，由于缺乏引線或引線過(guò)于密集，I/O 接觸點(diǎn)的連接可能會(huì)受到限制。相比之下，重布線層（RDL）利用晶圓級(jí)的金屬布線技術(shù)，將芯片上原有的I/O位置重新規(guī)劃并調(diào)整排列，將它們重新布局到間距更寬的區(qū)域，形成平面陣列分布。這種布局使得芯片能夠適應(yīng)多種不同的封裝形式。RDL 技術(shù)的主要優(yōu)勢(shì)體現(xiàn)在三個(gè)方面：首先，它能夠替代部分芯片內(nèi)部的線路設(shè)計(jì)，從而有效降低設(shè)計(jì)成本；其次，RDL 支持更多的引腳數(shù)量，提高了芯片的功能集成度；最后，RDL 能夠提供更靈活的I/O觸點(diǎn)間距和更大的凸點(diǎn)面積，這有助于減小基板與元件之間的應(yīng)力，顯著提升元件的可靠性。

圖7 RDl 結(jié)構(gòu)

RDL的制作主要依賴(lài)于電鍍技術(shù)，然而，對(duì)于需要更細(xì)線寬和多層金屬結(jié)構(gòu)的場(chǎng)合，大馬士革（Damascene）工藝則更為適用。電鍍法的不足在于，在濕法刻蝕籽晶層時(shí)，銅線路本身也會(huì)被腐蝕，導(dǎo)致線寬變窄甚至可能脫落。特別是在線寬較小的情況下，如果刻蝕時(shí)間不足，籽晶層和阻擋層可能無(wú)法完全去除，從而形成殘留物。相比之下，大馬士革工藝則常用于高密度的RDL制造中，它通過(guò)引入化學(xué)機(jī)械拋光（CMP）技術(shù)來(lái)確保平坦化，同時(shí)去除多余的銅材料及籽晶層，有效解決了上述問(wèn)題。

圖8 RDL 電鍍工藝流程圖

晶圓級(jí)封裝是一種直接在晶圓形態(tài)下對(duì)芯片進(jìn)行封裝的技術(shù)。與傳統(tǒng)的封裝方式不同，傳統(tǒng)方法需要先將晶圓切割成獨(dú)立的芯片，然后再進(jìn)行黏合封裝。而晶圓級(jí)封裝則是在晶圓的底部或頂部直接附著保護(hù)層和連接電路，最后再將整個(gè)晶圓切割成單個(gè)芯片。這種方法具有多項(xiàng)優(yōu)勢(shì)，包括封裝尺寸小、數(shù)據(jù)傳輸速度快、連接密度高，同時(shí)還能縮短生產(chǎn)周期并降低工藝成本。

圖9 傳統(tǒng)封裝和晶圓級(jí)封裝流程

1.3 硅通孔（TSV）：2D 轉(zhuǎn)向 3D 封裝關(guān)鍵技術(shù)

硅通孔（TSV）技術(shù)是在芯片或晶圓之間創(chuàng)建并填充金屬等導(dǎo)電材料的垂直導(dǎo)電孔，以此實(shí)現(xiàn)芯片間的垂直互連，是實(shí)現(xiàn)2.5D/3D封裝的核心工藝。該技術(shù)將芯片上下層或芯片正面與背面的互連路徑顯著縮短，從而將傳統(tǒng)的平面芯片結(jié)構(gòu)擴(kuò)展為垂直堆疊的結(jié)構(gòu)。TSV 的主要優(yōu)勢(shì)在于能夠有效降低寄生電容和電感，從而實(shí)現(xiàn)芯片間更低的功耗和更高的數(shù)據(jù)傳輸速度，同時(shí)還能增加帶寬并實(shí)現(xiàn)封裝的小型化。

圖10 傳統(tǒng)封裝和TSV 封裝結(jié)構(gòu)

TSV的核心制造流程主要包括以下幾個(gè)步驟：首先，利用深反應(yīng)離子刻蝕（DRIE）技術(shù)來(lái)形成 TSV 通孔。接著，通過(guò)等離子增強(qiáng)化學(xué)氣相沉積（PECVD）工藝制備介電層，隨后采用物理氣相沉積（PVD）技術(shù)制作阻擋層和種子層。完成這些基礎(chǔ)層后，使用電鍍銅（Cu）將通孔填滿。最后，通過(guò)化學(xué)機(jī)械拋光（CMP）去除多余的金屬材料，確保表面平整。若要實(shí)現(xiàn)三維（3D）集成，還需要額外進(jìn)行晶圓減薄和薄晶鍵合等關(guān)鍵步驟。

圖11 TSV 工藝制造流程

由于銅（Cu）能顯著提升通孔性能，因此Via-Middle（中通孔）和Via-Last（后通孔）成為了主流的 TSV 制造方案。TSV 工藝根據(jù)其在轉(zhuǎn)接板和芯片制作流程中的時(shí)機(jī)，可分為以下三類(lèi)：

1.Via-First（先通孔）：這種方法在前道工序（FEOL）之前完成通孔結(jié)構(gòu)的制造。具體來(lái)說(shuō)，先在晶圓上刻蝕出TSV通孔，然后沉積高溫電介質(zhì)，再填充摻雜多晶硅，并通過(guò)化學(xué)機(jī)械拋光（CMP）去除多余部分。然而，由于這種方法制造的通孔尺寸較大（通常超過(guò)100微米），且多晶硅的電阻率較高，其應(yīng)用主要局限于圖像傳感器和MEMS器件，無(wú)法廣泛用于有源器件晶圓。

2.Via-Middle（中通孔）：這種方法在前道工序和后道工序形成的工藝層之間插入TSV制作流程。在有源器件制造完成后，形成TSV結(jié)構(gòu)，然后沉積電介質(zhì)，再沉積鈦?zhàn)钃鯇雍豌~種子層，最后通過(guò)電鍍銅或化學(xué)氣相沉積（CVD）鎢來(lái)填充通孔。其中，鎢適用于高深寬比（大于10:1）的TSV，而銅則用于低深寬比（小于10:1）的TSV。中通孔的優(yōu)勢(shì)在于其通孔間距小（小于100微米）、電阻低，且對(duì)再布線層（RDL）通道的阻塞最小。但其缺點(diǎn)是必須謹(jǐn)慎設(shè)計(jì)以避免干擾器件性能和相鄰布線層，且刻蝕、銅電鍍和化學(xué)機(jī)械拋光等工序成本較高。

3.Via-Last（后通孔）：這種方法是在后道工序（BEOL）全部完成后，在晶圓的正面或背面制作TSV。正面后通孔的優(yōu)點(diǎn)在于TSV結(jié)構(gòu)的尺寸與全局布線層相近，從而簡(jiǎn)化了部分集成制造流程。但由于其會(huì)阻塞布線通道且需要刻蝕整個(gè)電介質(zhì)層，導(dǎo)致刻蝕難度大，應(yīng)用受到限制。背面后通孔則因其能省去背面焊料凸點(diǎn)和金屬化等多個(gè)步驟，從而簡(jiǎn)化了工藝流程，因此被廣泛應(yīng)用于圖像傳感器和MEMS器件。

圖12 三種TSV 結(jié)構(gòu)工藝流程圖

1.4 臨時(shí)鍵合/解鍵合（TBDB）：超薄晶圓背面工藝的支撐

在硅通孔（TSV）制造和多片晶圓堆疊鍵合過(guò)程中，晶圓減薄是一個(gè)關(guān)鍵步驟。雖然減薄不會(huì)影響晶圓的電學(xué)性能，但會(huì)大幅削弱其機(jī)械強(qiáng)度。當(dāng)晶圓厚度低于100微米時(shí)，由于工藝產(chǎn)生的殘余應(yīng)力、機(jī)械強(qiáng)度降低以及自身重量的影響，晶圓會(huì)變得異常柔軟和脆弱，極易發(fā)生翹曲、彎曲甚至破裂，這給后續(xù)的背面制造工序（如光刻、刻蝕、鈍化、濺射、電鍍、回流焊和劃切）帶來(lái)了巨大的挑戰(zhàn)。

為解決這一難題，臨時(shí)鍵合/解鍵合（TBDB）技術(shù)應(yīng)運(yùn)而生。該技術(shù)使用載體晶圓（通常是硅、玻璃或藍(lán)寶石）作為臨時(shí)支撐，通過(guò)粘合劑將待加工晶圓暫時(shí)性地固定在載體上，以完成后續(xù)的一系列工藝。當(dāng)所有背面工藝完成后，再將載體晶圓與芯片晶圓分離。隨著先進(jìn)封裝和三維（3D）集成技術(shù)的發(fā)展，部分晶圓需要減薄至30微米甚至10微米以下。因此，TBDB技術(shù)已成為處理大尺寸超薄晶圓并進(jìn)行后續(xù)加工的重要解決方案。

圖13 臨時(shí)鍵合/解鍵合工藝流程

芯片解鍵合是將器件晶圓與載體晶圓分離的關(guān)鍵工藝，主要有四種方法：機(jī)械剝離法、濕化學(xué)浸泡法、熱滑移法和激光解鍵合法。機(jī)械剝離法利用垂直拉力和旋轉(zhuǎn)剪切力直接分離晶圓，但缺點(diǎn)是碎片率較高。濕化學(xué)浸泡法通過(guò)溶劑浸泡來(lái)溶解粘合劑，雖然成本低，但效率低下，不適合大規(guī)模生產(chǎn)。熱滑移法則通過(guò)高溫軟化粘合劑，并施加剪切力使晶圓橫向滑出載體，然而這種方法容易導(dǎo)致粘合劑殘留在設(shè)備上，影響后續(xù)工藝。

激光解鍵合法是目前應(yīng)用最廣的技術(shù)。它利用激光穿透透明載體，將光子能量精確沉積在光敏材料層上，使其分解、汽化甚至等離子化，從而迅速失去粘性。同時(shí)，快速釋放的氣體會(huì)產(chǎn)生分離壓力，促使晶圓自動(dòng)分離。該方法可在室溫下進(jìn)行，并具有高效率、低機(jī)械應(yīng)力以及環(huán)境友好的顯著優(yōu)勢(shì)，因此特別適用于大尺寸超薄晶圓的制造。

表2 不同 TBDB 技術(shù)的對(duì)比

金錫焊球，Solder Preform，芯片封裝焊片供應(yīng)商，芯片封裝焊片生產(chǎn)廠家，低溫合金預(yù)成形焊片，Eutectic Solder，低溫釬焊片，銦In合金焊料片，In97Ag3焊片，Au80Sn20 Solder Preform，銦片，銦TIM工藝，銦片封裝技術(shù)，AI算力芯片封裝，導(dǎo)熱界面材料，低溫合金焊片應(yīng)用，低溫合金焊片如何選擇，無(wú)助焊劑焊片，器件封裝焊料，預(yù)涂焊料蓋板，預(yù)置焊片，箔狀焊片，合金焊料

免責(zé)申明：本文內(nèi)容轉(zhuǎn)自：微信公眾號(hào)“微知萬(wàn)象”。文字、素材、圖片版權(quán)等內(nèi)容屬于原作者，本站轉(zhuǎn)載內(nèi)容僅供大家分享學(xué)習(xí)。如果侵害了原著作人的合法權(quán)益，請(qǐng)及時(shí)與我們聯(lián)系，我們會(huì)安排刪除相關(guān)內(nèi)容。本文內(nèi)容為原作者觀點(diǎn)，并不代表我們贊同其觀點(diǎn)和（或）對(duì)其真實(shí)性負(fù)責(zé)。

廣州先藝電子科技有限公司是先進(jìn)半導(dǎo)體連接材料制造商、電子封裝解決方案提供商，我們可根據(jù)客戶(hù)的要求定制專(zhuān)業(yè)配比的金、銀、銅、錫、銦等焊料合金，加工成預(yù)成形焊片，提供微電子封裝互連材料、微電子封裝互連器件和第三代功率半導(dǎo)體封裝材料系列產(chǎn)品，更多資訊請(qǐng)看www.xin-qidian.cn，或關(guān)注微信公眾號(hào)“先藝電子”。